Cadence 2018校园招聘火热进行中

公司介绍
Cadence Design Systems, Inc.（Nasdaq股票代码：CDNS）是全球领先的EDA 软件开发
商以及半导体知识产权(IP)的领先供应商。全球知名半导体与电子系统公司均将
Cadence软件作为其全球设计的标准。
Cadence公司总部位于美国加州圣荷塞市，在全球有近7000名员工，于1992年进入中国市
场，建立了上海、北京、深圳分公司以及上海研发中心、北京研发中心。他们主要承担
美国总部EDA软件研发任务，力争提供给用户更加完美的设计工具和全流程服务。
Cadence公司始终致力于为员工提供卓越的工作环境和个人发展机会，近两年凭借充满活
力的企业文化，极具人文关怀的员工福利等，更是获得多项荣誉：
“2015-2016 大中华区最佳职场雇主”-卓越职场研究所
“2015-2017 全球最佳跨国工作场所”-卓越职场研究所 &《财富》
“2015-2017 BEST COMPANIES TO WORK FOR”,位列榜单38名-《财富》
冲浪要做弄潮儿！
怀着青春梦想的你，准备好与芯片行业的最新技术亲密接触，并且成为最杰出团队的一
员吗？那还等什么？快快加入Cadence大家庭！Cadence将为您提供最广阔的舞台！
　欲了解更多Cadence 2018 校招宣讲及职位详情请关注Cadence公众微信平台：　　　
　　　　　　　　　　　　　　　　　　　　　　　　　　　　 Cadence微招聘
　



需求专业
微电子，电子信息工程，计算机，软件工程及相关专业的2018届毕业的本科，硕士生投
递。

空缺职位
若干模拟电路设计工程师，模拟版级电路设计工程师，前端设计工程师，等职位空缺在
上海和北京

职位详情
工作地点：上海
1.前端工程师 (IPG) (工作地点：上海、北京)
职位描述：
(1)负责高速数模混合电路，高速数字电路逻辑设计, 验证和实现.
(2)日常工作: 数字芯片设计微架构, RTL 编程, 逻辑综合, 功能验证, 测试, 和静态时
序分析.
(3)硬件描述语言, 熟练掌握verilog 或 vhdl.
(4)熟悉C/C++/perl/tcl/csh/python, UNIX, Linux.
(5)优秀的分析和解决问题的能力.对复杂的技术的问题有快速分析的能力，对新的知识
有较强的学习能力.
(6)优秀的沟通能力和团队合作精神.
(7)积极主动, 有责任心.
　
职位需求：
(1)微电子,电子工程或计算机相关硕士以上学历
(2)较强的问题分析以及团队合作能力
(3)较强的中英文沟通写作能力
(4)有以下经验者优先: ASIC 设计, FPGA 设计, 计算机体系架构, SOC 设计, DDR

2.模拟电路设计工程师 (IPG) (工作地点：上海)
职位描述：
(1)高速模拟及数模混合电路设计, 验证和实现。
(2)高速比较器，锁相环，运放，带隙基准，低噪声设计，验证及实现。
(3)团队合作，负责电路设计及交付，设计质量和进度控制

职位需求：
(1)微电子,电子工程硕士以上学历
(2)较强的问题分析以及团队合作能力
(3)较强的中英文口语沟通及写作能力
(4)熟悉高速电路接口的电学参数要求，如抖动(Jitter)的深入理解
(5)熟悉硬件描述语言 Verilog & Verilog A.　
(6)积极主动, 有责任心.
(7)有以下经验者优先: a) 熟悉Cadence模拟设计EDA 工具 b) 高速Transceiver，锁相
环，运放设计

3.模拟电路版图设计工程师 (IPG) (工作地点：上海)
Position Description:　　　
•Skillful capable of AMS layout Design area: Matching sense from transistor,
Resistor and capacitor, Power and Ground coupling, Signal path from　
Differential pairs, etc.　
•Proficient with Cadence layout tools specifically Virtuoso XL and Assura (
Cadence 6.1 experience a plus)　
•Ability to coordinate with the other analog IC circuit layout, ensuring　
robust, efficient, consistent and successful delivery of analog IC circuit　
layout.　
•Fundamental understanding of IC design technology and process/methodology　
•Skilled in Analog IC top level chip assembly including floorplanning and　
block layout　
•Hands-on experience conducting DRC/LVS analysis and recommending　
appropriate solutions　

Position Requirements:　
BSEE degree with 1+ years of applicable experience in analog design industry.
　
Essential that the individual demonstrates strong communication, verbal and　
written, and project management skills.　
Requires good communication skills in English and Chinese.